91精品久久久久久久久中文字幕,www欧美亚洲,高清国产午夜精品久久久久久,久久人人爽人人爽人人片Ⅴ

世紀(jì)新能源網(wǎng)-新能源行業(yè)媒體領(lǐng)跑者,聚焦光伏、儲能、風(fēng)電、氫能行業(yè)。
  • 微信客服微信客服
  • 微信公眾號微信公眾號

Clock時鐘電路PCB設(shè)計布局布線要求

   2023-11-16 揚興科技揚興科技5040
核心提示:時鐘電路就是作為計時功能準(zhǔn)確運動的振蕩電路,任何工作都是依照時間順序,那么產(chǎn)生這個時間的電路就是時鐘電路,時鐘電路一般是由晶體振蕩器/諧振器、控制芯片/RTC芯片以及匹配電容組成。

時鐘電路就是作為計時功能準(zhǔn)確運動的振蕩電路,任何工作都是依照時間順序,那么產(chǎn)生這個時間的電路就是時鐘電路,時鐘電路一般是由晶體振蕩器/諧振器、控制芯片/RTC芯片以及匹配電容組成。

針對時鐘電路PCB設(shè)計有以下注意事項:

1、晶體電路布局需要優(yōu)先考慮,布局整體緊湊,布局時應(yīng)與芯片在同一層并盡量靠近放置,以避免打過孔,晶體走線盡可能的短,遠離干擾源,盡量遠離板邊緣;

2、如果出現(xiàn)晶體電路在布局過程中與芯片放置在不同層的情況,應(yīng)盡可能的讓靠近芯片,讓走線變短,并需要將晶體走線全程進行包地處理,以避免被干擾;

3、晶體以及時鐘信號走線需要全程包地處理,包地線每隔200-300mil至少添加一個GND過孔,并且必須保證鄰層的地參考面完整。

4、晶體的當(dāng)前層可圍繞其進行GND走線形成地環(huán),在地環(huán)放置GND過孔,連接到相鄰的GND平面層,用以隔離噪聲。

5、時鐘走線Xin與Xout以及晶體下方投影區(qū)域禁止任何走線,避免噪聲耦合進入時鐘電路;

6、晶體下面相鄰層必須保證完整的參考平面,避免出現(xiàn)跨分割現(xiàn)象,有助于隔離噪聲,保持晶體輸出。

 
標(biāo)簽: 晶振 時鐘電路 晶體 芯片
反對 0舉報 0 收藏 0 評論 0
 
更多>同類資訊
2024全球光伏品牌100強榜單全面開啟【申報入口】 2024第二屆中國BIPV產(chǎn)業(yè)領(lǐng)跑者論壇
推薦圖文
推薦資訊
點擊排行